Please use this identifier to cite or link to this item:
https://rinacional.tecnm.mx/jspui/handle/TecNM/5028Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | N/E | - |
| dc.contributor.author | VALENZUELA VALDÉS, PERLA VALERIA | - |
| dc.creator | VALENZUELA VALDÉS, PERLA VALERIA | - |
| dc.date.accessioned | 2023-01-19T19:22:53Z | - |
| dc.date.available | 2023-01-19T19:22:53Z | - |
| dc.date.issued | 2022-01-01 | - |
| dc.identifier.uri | https://rinacional.tecnm.mx/jspui/handle/TecNM/5028 | - |
| dc.description | Cuando se empieza a utilizar en el contenido de alguna asignatura un lenguaje diferente de matemáticas, como es el caso de la materia de Matemáticas discretas, que en su contenido está el Álgebra Booleana, cuesta mucho trabajo entenderlo a la primera explicación, por la dificultad que esto representa al reducir las funciones de forma algebraica, por esta razón en la presente tesis se hace la propuesta didáctica para utilizar los mapas de Karnaugh y simplificar las funciones booleanas optimizando las compuertas lógicas en los circuitos electrónicos. Observando, como estudiantes de la carrera de Ingeniería en Sistemas Computacionales, que los Mapas de Karnaugh, ayudan mucho en comprender el tema de reducir funciones booleanas ya que haciendo la comparación con la simplificación de funciones de forma algebraica, se facilita más el aprendizaje con gráficas, en este caso con los mapas, solo es saber identificar las posiciones de las variables en el mapa, esta propuesta influye significativamente en el aprendizaje porque al aplicar los mapas de Karnaugh para minimizar una función booleana como estudiantes relacionamos, identificamos y agrupamos diferentes patrones de manera fácil para establecer una respuesta concreta optimizando exitosamente las compuertas lógicas en los circuitos electrónicos. | es_MX |
| dc.language.iso | spa | es_MX |
| dc.publisher | Tecnológico Nacional de México | es_MX |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0 | es_MX |
| dc.subject | info:eu-repo/classification/cti/7 | es_MX |
| dc.title | “PROPUESTA DIDÁCTICA PARA LA UTILIZACIÓN DE MAPAS DE KARNAUGH EN LA SIMPLIFICACIÓN DE FUNCIONES BOOLEANAS OPTIMIZANDO COMPUERTAS LÓGICAS EN LOS CIRCUITOS ELECTRÓNICOS” | es_MX |
| dc.type | info:eu-repo/semantics/bachelorThesis | es_MX |
| dc.contributor.director | N/E | - |
| dc.folio | 1755 | es_MX |
| dc.rights.access | info:eu-repo/semantics/openAccess | es_MX |
| dc.publisher.tecnm | Instituto Tecnológico de Minatitlán | es_MX |
| Appears in Collections: | Ingeniería En Sistemas Computacionales (Clave: ISIC-2010-224) | |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| TESIS PROFESIONAL PERLA VALERIA VALENZUELA VALDÉZ.pdf | 3.1 MB | Adobe PDF | View/Open |
This item is protected by original copyright |
This item is licensed under a Creative Commons License
