1. Repositorio Institucional del Tecnológico Nacional de México (RI - TecNM)
2. Tesis de Posgrado
3. Chihuahua
4. Instituto Tecnológico de Chihuahua
5. Tesis de Maestría
6. Maestría en Ciencias en Ingeniería Electrónica

Título:	PLATAFORMA SoC FPGA PARA ANÁLISIS DE ALGORITMOS DE PROCESAMIENTO DIGITAL DE IMÁGENES EN TIEMPO REAL
Autor:	ESQUIVEL RÍOS, LUIS GERARDO
metadata.dc.subject.other:	PLATAFORMA SoC FPGA PARA ANÁLISIS DE ALGORITMOS DE PROCESAMIENTO DIGITAL DE IMÁGENES EN TIEMPO REAL
Data:	2026-01-01
Editora:	Tecnológico Nacional de México
metadata.dc.publisher.tecnm:	Instituto Tecnológico de Chihuahua
Descrição:	Se presenta un sistema para la experimentación y evaluación de algoritmos orientados al procesamiento digital de imágenes implementado en una plataforma de desarrollo cuyo núcleo es un dispositivo Zynq de Xilinx con características duales de hardware (FPGA - microcontrolador ARM Cortex-A9). El procesamiento de imágenes y video en ambientes digitales es conocido por el consumo grande de recursos computacionales, tanto en almacenamiento de memoria como en tiempo de procesamiento. Es por tanto un reto el lograr contar elementos alternativos a los tradicionales para implementar sistemas que permitan el óptimo desempeño de los algoritmos que trabajan sobre datos de imágenes y video. El sistema desarrollado cuenta con cámara de video y memoria para la adquisición y almacenamiento de cuadros o “frames”, un esquema híbrido de procesamiento de los cuadros (conjunto de pixeles) e interfaz de salida VGA para el despliegue de la imagen procesada. El esquema híbrido de procesamiento, núcleo del sistema es un dispositivo Zynq SoC (System on Chip) que incluye una sección de FPGA para desarrollo de hardware digital, una sección con un microcontrolador ARM Cortex-A9 así como canales de comunicación entre ambas secciones. En la sección FPGA se desarrolla con base a lenguajes descriptivos de hardware o equivalentes, y en la sección ARM con base a lenguajes de alto nivel como C. Para la evaluación del desempeño del sistema se implementaron algoritmos de procesamiento de señales clasificados en tres tipos de acuerdo a su complejidad computacional. Transformaciones de pixel a pixel clasificados de baja complejidad, transformaciones de ventana (kernel o filtros) definidos como de complejidad media y en algoritmos de alta complejidad se trabajó con detección de bordes en ocho direcciones, detección de esquinas de Harris y transformada de Hough. Se evaluaron varios parámetros o métricas de rendimiento de la implementación de los algoritmos con resultados satisfactorios al comparar los valores de las métricas evaluadas contra su implementación en Matlab. Se cumplió con el objetivo del cómputo en tiempo real de los algoritmos. Se presentan también detalles técnicos de las implementaciones en el Zynq en sus dos secciones FPGA - ARM así como de los canales de comunicación entre ellas, detalles de la definición en Vivado (IDE de Xilinx) utilizando herramientas avanzadas como HLS Video y librerías de OpenCV. El Zynq está embebido en una tarjeta ZedBoard de Diligent, la integración a la tarjeta de la cámara de video y de la salida de VGA entre otros elementos complementan el trabajo presentado en el documento.
metadata.dc.type:	info:eu-repo/semantics/masterThesis
Aparece nas colecções:	Maestría en Ciencias en Ingeniería Electrónica

Este registo está protegido por copyright original. Ver licença

Este registo está protegido por Licença Creative Commons