Please use this identifier to cite or link to this item:
https://rinacional.tecnm.mx/jspui/handle/TecNM/12255Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | GONZÁLEZ NAVARRO, VICENTE | - |
| dc.creator | GONZÁLEZ NAVARRO, VICENTE#GONV961005HCHNVC07 | - |
| dc.date.accessioned | 2026-02-27T18:20:00Z | - |
| dc.date.available | 2026-02-27T18:20:00Z | - |
| dc.date.issued | 2026-01-01 | - |
| dc.identifier.uri | https://rinacional.tecnm.mx/jspui/handle/TecNM/12255 | - |
| dc.description | Internet de las Cosas (IoT) es un tema de importancia actual debido al alto impacto y crecimiento a lo largo de los últimos años por sus aplicaciones médicas, automovilísticas, de aprendizaje, uso recreativo, etc. De esta manera, IoT ha mejorado y facilitado todo tipo de productos y servicios, volviendo más eficiente las comunicaciones, procesos de control, etc. Entre las aplicaciones potenciales de IoT se encuentran las Interfaces Cerebro Computadora ya que al asignar la transferencia de información vía Internet mucho del cableado es eliminado del sistema y el post procesado de la señal se vuelve más ágil, permitiendo que se desarrollen integraciones de tecnologías cerebro computadora con mayor potabilidad para conseguir con eficiencia la respuestas o comportamientos buscados en la lectura de señales. Contribuyendo con este esfuerzo, en esta tesis se propone el desarrollo de una interfaz cerebro computadora bajo el paradigma de computación en el borde para procesar y transmitir señales electroencefalográficas (EEG) procesadas con una red neuronal artificial. Como estrategias para computación en el borde, se utiliza un esquema tradicional con la tarjeta UP-Board y se explora la posibilidad de realizar aceleramiento por hardware con descripciones de bajo nivel por medio de un FPGA. Como resultado, se obtiene un sistema BCI embebido portable que procesa señales EEG y las trasmite a una red IoT enfocada en computación en el borde, la red en software obtuvo una precisión del 100% junto a una exactitud del 98.33%, la red en hardware presentó una precisión del 78.33% y una exactitud del 81.67%. El sistema completo opera con una conexión inalámbrica de 20 MB de bajada, 2 MB de subida y una latencia de entre 15ms a 16ms obteniendo un tiempo de operación de entre 15.5s a 17s desde el arranque del equipo hasta el despliegue del resultado en la web. Además, se exponen los resultados de la investigación relacionada al aceleramiento por hardware reconfigurable, haciendo énfasis en las posibilidades, desafíos y posibles opciones que pueden tomarse en el transcurso de este proceso. | es_MX |
| dc.language.iso | spa | es_MX |
| dc.publisher | Tecnológico Nacional de México | es_MX |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0 | es_MX |
| dc.subject | info:eu-repo/classification/cti/7 | es_MX |
| dc.subject.other | INTERFAZ CEREBRO COMPUTADORA PARA SISTEMAS DE COMPUTACIÓN EN EL BORDE | es_MX |
| dc.title | INTERFAZ CEREBRO COMPUTADORA PARA SISTEMAS DE COMPUTACIÓN EN EL BORDE | es_MX |
| dc.type | info:eu-repo/semantics/masterThesis | es_MX |
| dc.contributor.director | Ramírez Quintana, Juan Alberto#RAQJ811019HCHMNN08 | - |
| dc.rights.access | info:eu-repo/semantics/openAccess | es_MX |
| dc.publisher.tecnm | Instituto Tecnológico de Chihuahua | es_MX |
| Appears in Collections: | Maestría en Ciencias en Ingeniería Electrónica | |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| Tesis Gonzalez Navarro Vicente.pdf | 2.92 MB | Adobe PDF | View/Open |
This item is protected by original copyright |
This item is licensed under a Creative Commons License
