Por favor, use este identificador para citar o enlazar este ítem:
https://rinacional.tecnm.mx/jspui/handle/TecNM/12255| Título : | INTERFAZ CEREBRO COMPUTADORA PARA SISTEMAS DE COMPUTACIÓN EN EL BORDE |
| Autor : | GONZÁLEZ NAVARRO, VICENTE |
| metadata.dc.subject.other: | INTERFAZ CEREBRO COMPUTADORA PARA SISTEMAS DE COMPUTACIÓN EN EL BORDE |
| Fecha de publicación : | 2026-01-01 |
| Editorial : | Tecnológico Nacional de México |
| metadata.dc.publisher.tecnm: | Instituto Tecnológico de Chihuahua |
| Descripción : | Internet de las Cosas (IoT) es un tema de importancia actual debido al alto impacto y crecimiento a lo largo de los últimos años por sus aplicaciones médicas, automovilísticas, de aprendizaje, uso recreativo, etc. De esta manera, IoT ha mejorado y facilitado todo tipo de productos y servicios, volviendo más eficiente las comunicaciones, procesos de control, etc. Entre las aplicaciones potenciales de IoT se encuentran las Interfaces Cerebro Computadora ya que al asignar la transferencia de información vía Internet mucho del cableado es eliminado del sistema y el post procesado de la señal se vuelve más ágil, permitiendo que se desarrollen integraciones de tecnologías cerebro computadora con mayor potabilidad para conseguir con eficiencia la respuestas o comportamientos buscados en la lectura de señales. Contribuyendo con este esfuerzo, en esta tesis se propone el desarrollo de una interfaz cerebro computadora bajo el paradigma de computación en el borde para procesar y transmitir señales electroencefalográficas (EEG) procesadas con una red neuronal artificial. Como estrategias para computación en el borde, se utiliza un esquema tradicional con la tarjeta UP-Board y se explora la posibilidad de realizar aceleramiento por hardware con descripciones de bajo nivel por medio de un FPGA. Como resultado, se obtiene un sistema BCI embebido portable que procesa señales EEG y las trasmite a una red IoT enfocada en computación en el borde, la red en software obtuvo una precisión del 100% junto a una exactitud del 98.33%, la red en hardware presentó una precisión del 78.33% y una exactitud del 81.67%. El sistema completo opera con una conexión inalámbrica de 20 MB de bajada, 2 MB de subida y una latencia de entre 15ms a 16ms obteniendo un tiempo de operación de entre 15.5s a 17s desde el arranque del equipo hasta el despliegue del resultado en la web. Además, se exponen los resultados de la investigación relacionada al aceleramiento por hardware reconfigurable, haciendo énfasis en las posibilidades, desafíos y posibles opciones que pueden tomarse en el transcurso de este proceso. |
| metadata.dc.type: | info:eu-repo/semantics/masterThesis |
| Aparece en las colecciones: | Maestría en Ciencias en Ingeniería Electrónica |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| Tesis Gonzalez Navarro Vicente.pdf | 2.92 MB | Adobe PDF | Visualizar/Abrir |
Este ítem está protegido por copyright original |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons